

# ΣΧΕΔΙΑΣΗ ΣΥΣΤΗΜΑΤΩΝ ΜΕ ΧΡΗΣΗ ΥΠΟΛΟΓΙΣΤΩΝ (E - CAD)

Όγδοη Εργαστηριακή Άσκηση

Ονοματεπώνυμο: Γιώργος Ντάκος

Αριθμός Μητρώου: 1059569

## Σκοπός Άσκησης

Σκοπός της εργαστηριακής άσκησης είναι η εξοικείωση με τη διασύνδεση FPGA με περιφερειακή συσκευή μέσω του πρωτοκόλλου **PS/2**, καθώς και η ανάπτυξη πλήρους ροής υλοποίησης σε FPGA (σύνθεση, περιορισμοί χρονισμού, implementation, έλεγχος timing). Στο συγκεκριμένο project, ο χρήστης πληκτρολογεί αριθμητικά πλήκτρα και τελεστές (+, -, \*, /) και το αποτέλεσμα εμφανίζεται σε 7-segment display της πλακέτας **Basys3 (Artix-7)**.

## Σύνοψη Πρωτοκόλλου PS/2

Το πληκτρολόγιο PS/2 μεταδίδει σειριακά δεδομένα, συγχρονισμένα από το **PS/2 clock** (τυπικά 20--30 kHz). Κάθε μετάδοση αποτελείται από **11 bits**:

- 1 start bit (0)
- 8 data bits (LSB first) που αποτελούν τον **scan code**
- 1 odd parity bit
- 1 stop bit (1)

Επιπλέον, το πληκτρολόγιο παράγει:

- **Make code** όταν πατιέται ένα πλήκτρο (π.χ. για το ``2" είναι 0x1E).
- **Break code** όταν αφήνεται το πλήκτρο: ακολουθία **F0** και μετά ο ίδιος κώδικας (π.χ. **F0 1E**).

## Αρχιτεκτονική Σχεδιασμού

Η υλοποίηση οργανώθηκε σε υπομονάδες ώστε να είναι καθαρός ο διαχωρισμός:

1. **kbd\_protocol**: Δειγματοληπτει/συγχρονίζει το PS/2 clock, ανιχνεύει falling edge και συλλέγει τα 11 bits. Ελέγχει start/stop και odd parity.
2. **prev\_scancode**: Μηχανή καταστάσεων που αποθηκεύει το *previous digit*, τον *operator* και το *current digit*.
3. **scancode\_converter**: Μετατροπή scan code → δεκαδικό (0--9), αλλιώς 1111 (invalid).
4. **operations**: Υλοποιεί πράξεις (+, -, \*, /) και δίνει 4-bit αποτέλεσμα (μόνο least significant digit) μαζί με valid\_result.
5. **divider**: Διαίρεση 4-bit με ειδικές περιπτώσεις (divisor=0, divisor=1, dividend<divisor κτλ).
6. **scan\_2\_7seg + bin\_to\_7seg**: Multiplexing σε 7-segment: προβάλλονται **prev**, **curr** και (αν είναι έγκυρο) **result**.
7. **top-level (keyboard)**: Διασυνδέει όλα τα παραπάνω.

## Λειτουργία Εμφάνισης και Multiplexing 7-Segment

Η πλακέτα Basys3 διαθέτει 4-digit SSD με κοινές ανόδους (active-low an[3:0]). Ο σχεδιασμός χρησιμοποιεί εσωτερικό διαιρέτη (counter) και το digitSel (2-bit) για κυκλική εναλλαγή:

- AN0: εμφάνιση **prev** ψηφίου,
- AN1: εμφάνιση **curr** ψηφίου,
- AN3: εμφάνιση **result** (μόνο αν valid\_result=1),
- AN2: απενεργοποιημένο.

Με αυτό τον τρόπο η εναλλαγή γίνεται αρκετά γρήγορα ώστε ο χρήστης να βλέπει σταθερή ένδειξη.

## Γιατί δεν εμφανίζεται κάτι όταν κρατάμε πατημένο ένα πλήκτρο

Όταν κρατάμε πατημένο ένα αριθμητικό πλήκτρο, το πληκτρολόγιο παράγει αρχικά **make code** (π.χ. 0x1E) και στη συνέχεια (λόγω typematic repeat) συνεχίζει να στέλνει **make codes** όσο το πλήκτρο παραμένει πατημένο. Ο δικός μας σχεδιασμός έχει υλοποιηθεί ώστε να **αγνοεί τα make codes** και να ενημερώνει την έξοδο **μόνο μετά από break sequence**, δηλαδή όταν έχει προηγηθεί **F0** και στη συνέχεια ο scan code του πλήκτρου (π.χ. **F0 1E**). Άρα η οθόνη ενημερώνεται όταν **αφεθεί** το πλήκτρο, όχι όσο είναι πατημένο.

## Αρχείο Περιορισμών (XDC)

Ο χρονισμός ορίστηκε με clock constraint 100 MHz (περίοδος 10 ns) και έγινε αντιστοίχιση pins για 7-seg και PS/2 Pmod:

Listing 1: Basys3 XDC constraints για clock, switches, LEDs και 7-seg

```
## Clock signal
set_property -dict { PACKAGE_PIN W5 IOSTANDARD LVCMOS33 } [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports clk]

## SWITCHE SW0-SW1
set_property -dict { PACKAGE_PIN V17 IOSTANDARD LVCMOS33 } [get_ports rst]

## 7 SEGMENT DISPLAY
set_property -dict { PACKAGE_PIN W7 IOSTANDARD LVCMOS33 } [get_ports {seg[0]}]
set_property -dict { PACKAGE_PIN W6 IOSTANDARD LVCMOS33 } [get_ports {seg[1]}]
set_property -dict { PACKAGE_PIN U8 IOSTANDARD LVCMOS33 } [get_ports {seg[2]}]
set_property -dict { PACKAGE_PIN V8 IOSTANDARD LVCMOS33 } [get_ports {seg[3]}]
set_property -dict { PACKAGE_PIN U5 IOSTANDARD LVCMOS33 } [get_ports {seg[4]}]
set_property -dict { PACKAGE_PIN V5 IOSTANDARD LVCMOS33 } [get_ports {seg[5]}]
set_property -dict { PACKAGE_PIN U7 IOSTANDARD LVCMOS33 } [get_ports {seg[6]}]

set_property -dict { PACKAGE_PIN V7 IOSTANDARD LVCMOS33 } [get_ports dp]

set_property -dict { PACKAGE_PIN U2 IOSTANDARD LVCMOS33 } [get_ports {an[0]}]
set_property -dict { PACKAGE_PIN U4 IOSTANDARD LVCMOS33 } [get_ports {an[1]}]
set_property -dict { PACKAGE_PIN V4 IOSTANDARD LVCMOS33 } [get_ports {an[2]}]
set_property -dict { PACKAGE_PIN W4 IOSTANDARD LVCMOS33 } [get_ports {an[3]}]
```

```

## PS/2 Pmod on JB (single-row J1 of Pmod PS/2)
set_property -dict { PACKAGE_PIN A14 IOSTANDARD LVCMOS33 } [get_ports ps2data]
set_property -dict { PACKAGE_PIN B15 IOSTANDARD LVCMOS33 } [get_ports ps2clk]

```

## Αποτελέσματα Σύνθεσης: Utilization

Από το Vivado Utilization Report προκύπτει ότι ο σχεδιασμός είναι μικρός σε πόρους (λίγα LUTs/FFs) και χρησιμοποιεί ελάχιστα I/O.

| Name                           | Slice LUTs<br>(20800) | Slice Registers<br>(41600) | Slice<br>(8150) | LUT as Logic<br>(20800) | Bonded IOB<br>(106) | BUFGCTRL<br>(32) |
|--------------------------------|-----------------------|----------------------------|-----------------|-------------------------|---------------------|------------------|
| keyboard                       | 162                   | 80                         | 54              | 162                     | 16                  | 1                |
| divider_inst (divider)         | 21                    | 8                          | 10              | 21                      | 0                   | 0                |
| kbd_inst (kbd_protocol)        | 24                    | 32                         | 14              | 24                      | 0                   | 0                |
| operations_inst (operations)   | 2                     | 0                          | 4               | 2                       | 0                   | 0                |
| prev_scan_inst (prev_scancode) | 115                   | 24                         | 40              | 115                     | 0                   | 0                |
| seg_inst (scan_2_7seg)         | 3                     | 16                         | 6               | 3                       | 0                   | 0                |

Σχήμα 1: Utilization report για το project ``keyboard``

## Αποτελέσματα Χρονισμού: Timing Summary και Μέγιστη Συχνότητα

Από το Design Timing Summary:

- Worst Negative Slack (WNS): **0.750 ns**
- Clock period constraint: **10 ns** (100 MHz)

### Design Timing Summary

| Setup                                | Hold                             | Pulse Width                                       |
|--------------------------------------|----------------------------------|---------------------------------------------------|
| Worst Negative Slack (WNS): 0.750 ns | Worst Hold Slack (WHS): 0.127 ns | Worst Pulse Width Slack (WPWS): 4.500 ns          |
| Total Negative Slack (TNS): 0.000 ns | Total Hold Slack (THS): 0.000 ns | Total Pulse Width Negative Slack (TPWS): 0.000 ns |
| Number of Failing Endpoints: 0       | Number of Failing Endpoints: 0   | Number of Failing Endpoints: 0                    |
| Total Number of Endpoints: 124       | Total Number of Endpoints: 124   | Total Number of Endpoints: 81                     |

All user specified timing constraints are met.

Σχήμα 2: Design Timing Summary

Αφού το slack είναι θετικό, οι περιορισμοί χρονισμού ικανοποιούνται. Επιπλέον μπορούμε να εκτιμήσουμε τη θεωρητική μέγιστη συχνότητα από την ελάχιστη περίοδο που «αντέχει» το

κύκλωμα:

$$T_{\min} \approx T_{\text{constraint}} - WNS = 10 \text{ ns} - 0.750 \text{ ns} = 9.25 \text{ ns}$$

$$f_{\max} \approx \frac{1}{T_{\min}} = \frac{1}{9.25 \cdot 10^{-9}} \approx 108.1 \text{ MHz}$$

| Name    | Slack | Levels | High Fanout | From                         | To                           | Total Delay | Logic Delay | Net Delay | Requirement | Source Clock | Destination Clock |
|---------|-------|--------|-------------|------------------------------|------------------------------|-------------|-------------|-----------|-------------|--------------|-------------------|
| Path 9  | 3.704 | 5      | 20          | prev_scan_instcurr_r_reg[4]C | divider_instcounter_reg[0]CE | 5.913       | 1.817       | 4.096     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 10 | 3.704 | 5      | 20          | prev_scan_instcurr_r_reg[4]C | divider_instcounter_reg[2]CE | 5.913       | 1.817       | 4.096     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 8  | 1.583 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instcounter_reg[3]D  | 8.528       | 3.247       | 5.281     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 7  | 1.534 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instcounter_reg[2]D  | 8.536       | 3.255       | 5.281     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 6  | 1.420 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instcounter_reg[1]D  | 8.665       | 3.279       | 5.386     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 2  | 0.890 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instdiv_res_reg[0]CE | 8.898       | 3.255       | 5.643     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 3  | 0.890 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instdiv_res_reg[1]CE | 8.898       | 3.255       | 5.643     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 4  | 0.890 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instdiv_res_reg[2]CE | 8.898       | 3.255       | 5.643     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 5  | 0.890 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instdiv_res_reg[3]CE | 8.898       | 3.255       | 5.643     | 10.0        | sys_clk_pin  | sys_clk_pin       |
| Path 1  | 0.750 | 9      | 29          | prev_scan_instprev_r_reg[4]C | divider_instcounter_reg[0]D  | 8.991       | 3.248       | 5.743     | 10.0        | sys_clk_pin  | sys_clk_pin       |

Ενεργοποιήστε τα Windows

Σχήμα 3: Ενδεικτικά critical paths από το timing report

## Συμπεράσματα

Στην άσκηση υλοποιήθηκε επιτυχώς διασύνδεση PS/2 πληκτρολογίου με FPGA και προβολή αριθμητικών δεδομένων/αποτελεσμάτων σε 7-seg μέσω multiplexing. Ο σχεδιασμός:

- συγχρονίζει το PS/2 clock στο local clock και ανιχνεύει falling edges,
- ελέγχει start/stop και odd parity,
- αγνοεί make codes και ενημερώνει την έξοδο μόνο σε break sequence (F0 + scan code),
- υλοποιεί βασικές πράξεις (+, -, \*, /) και εμφανίζει το αποτέλεσμα.

Τέλος, τα αποτελέσματα implementation δείχνουν ότι οι περιορισμοί χρονισμού στα 100 MHz ικανοποιούνται, ενώ η εκτιμώμενη  $f_{\max}$  είναι περίπου **108.1 MHz**.